事業紹介:CC-Link IE-TSN事業

当社のCC-Link IE-TSNマスタ局は、ベースとなるTSN技術の開発を、AMD Xilinx製のTSN IPコアを利用して実装しております。
ただし、TSN IPコア用のドライバはLinux上でのみ動作するため、産業用通信システムで重要となるリアルタイム性が担保しにくい状態でした。
そのため、当社では、リアルタイムOS (FreeRTOS)上で動作するTSN IPコア用のドライバを開発し、今回リリースできる事になりました。
TSNの持つ同期性(802.1AS)や時分割機能(802.1Qbv)について、性能を十分満足できるところまで開発をおこなう事ができIPコアとして十分お客様様に満足頂けると信じております。
当社開発基板にて同期精度を実測したところ、30 nsec以下の時刻同期性能を実現できており、TSN規格(1µsec以下の同期性)を十分に満足する性能を有しています。

CC-Link-IE-TSNを実現したIPコアは評価用ボードとしてRB100基板が用意されており、XILINX システムオンモジュール ”Kria” K26 に組み込まれております。
RB100はIPコアを組み込んだ状態で、他の未使用の内部CPUにお客様のアプリケーションを構築する事によって非常に高度な制御コントローラとして動作させる事が可能となります。

3つ目の選択としてCC-Link IE-TSNマスタ機能のみ組み込まれたCC-Link IE-TSNマスター通信モジュール”CMM”が提供可能です。
CMMはKSJが提供するCC-Link IE-TSN Masterが組み込まれたボードでお客様のアプリケーションを組み込む事はできません。
CC-Link IE-TSN slaveとの相受信データはCMM内のDPRAMによって送受信をおこなう構造となっています。
基本的にはお客様のボードに搭載して使用することが前提の商品です。
上記ボードの検証用として評価用マザーボードEVAL-CBが用意されており、検証ができる環境を提供できます。

KSJ CC-Link IE-TSN Master搭載基板。
KSJ CC-Link IE-TSN Masterが組み込まれたボードであり、性能確認用評価ボードと兼用する。
KSJ CC-Link IE-TSN Masterを
搭載した専用ボード
プロダクト RB100 CMM
(CC-Link IE-TSN Master Module)
性能確認用“EVAL-CB”
概要 組み込まれた KSJ CC-Link IE-TSN Master以外にTSNマスター/ROS2コントローラー/USB3.0カメラと画像処理/シリアル処理/DIOシステムなどの各種機能をドライバーとして提供も可能としております。 KSJ CC-Link IE-TSN Masterが実現可能な専用ボードでお客様のボードとはDPRAMによってコミュニケーションが取れる構造となっております。 KSJ CC-Link IE-TSN MasterおよびCMMの性能評価のための評価用キャリアボードです。お客様のボードとは、DPRAMを介して通信します。初期段階でのみ必要で、以降は非売品と位置づけされたボードです。
プロダクト写真 RB100 CMM(CC-Link IE-TSN Master Module) 性能確認用 EVAL-CB
基本的な提供物
(一部有償ドライバーも含みます)
ARM CPU プログラム:
A9/R5F CPU library
FPGAデザイン:
CC-Link IE-TSN API+IPコア
CC-Link IE-TSN Profile:
CiA402 Motor Control
CC-Link IE-TSN通信確認用PCソフト:
CC-Link IE-TSN Configuration tool

(透過用Configuration tool)
FPGA FPGA :Xilinx Kria SoM K26
ARM CPUプログラム
FPGAXilinx XC7010
ARM CPUプログラム
ブートローダー
Linux OS:Ubuntu Image
Linux用開発環境
オンボードUbuntu上で開発
Linux用サンプルソフト:Linux C/C++/Python sample
software(TCP/IP,USB,SD Card)
FreeRTOS用Xilinx開発環境
Vitis SDK for FreeRTOS C/C++
FreeRTOS用各種サンプルソフト
FreeRTOS SampleSoftware
(CC-Link IE-TSN/CiA402/TCP/IP/
SDCard/DIO)

+RS485

+DIO
OS間通信ライブラリ
Linux⇔FreeRTOS
Communication library
CPU間通信ライブラリ A9/R5 CPU⇔A9/R5 CPU Library
オプション機能追加
USB3.0 画像取り込みアプリケーション
プラス OPCV ライブラリ
画像処理
ROS
画像取り込みと連動するライブラリ

KSJ CC-Link IE-TSN Masterの性能

この項ではCC-Link IE-TSN はTSNが実現されているネットワークシステムであれば、技術的にクリアしているため、TSN機能に絞って記載させて頂きます。

TSNとは

TSN は、Time-Sensitive Networking の略で、リアルタイム性を担保できるネットワーク 規格で、主にIEEE802で定義されています。
IEEE802.1 Qbv 機能を使うことによって産業用ネットワークと IT 用ネットワークを1つの ネットワーク内で相互運用する事が可能となります。
IEEE802.1 AS機能を使うことによって時刻同期が担保されます。
また、TSN 通信規格の非常に重要な 用途である AS 機能や Qbv 機能を用いることによって、すべてのデバイス間で共通の時間 基準を確立することが可能となります。
TSN 規格で産業用ネットワークとして利用される規格は一般的には上記のAS(時刻 同期)、Qbv(時分割スケジューリング)、以外にIEEE802.1Qbu(優先度処理)などが考 えられます。
但し、CC-Link IE-TSN マスタ局の通信で用いられる規格は AS と Qbv とし、「優先度の 高いフレームの割込みを可能とする」ような使い方は反映しておりません。

IEEE 802.1AS(時刻同期)について

IEEE802.1AS の規定では、以下のようなパフォーマンスや機能について定義しています。

  • ■1μsec 以下の時刻同期精度で、全デバイスが時刻同期する
  • ■2ステップクロックを使用し、送信した時刻データを、次のパケット(Follow_up)で送信する
  • ■BMCA (Best Master Clock Algorithm) リファレンス時刻を持つデバイスの決定方法(詳細は2.1.1項を参照)

①リファレンス時刻となるデバイス(Grand Master)の決定方法

1つのデバイスのクロックをマスタークロックとし、そのクロックに自分のクロックを同期します。
マスタークロックを有するデバイスを Grand Master とします。
Grand Master を決定するために、各デバイスでお客様が設定した優先度、自分のクロックの精度、MAC アドレスの情報から Grand Master を決定します。
この決定するためのアルゴリズムを Best Master Clock Algorithm(BMCA)と呼びます。
BMCA は、以下のよう行われます。
1. Grand Master の機能を持つ各デバイスが、お客様が設定した優先度とクロックの精度、MAC アドレスから成るクロック優先度を含む Announce パケットをブロードキャストによって通知する。
2. ネットワーク内の他のデバイスから受信し た Announce パケット内のクロック優先度と自分のクロック優先度とを比較して、 一番優先度が高いデバイスが Grand Master として決定する。
3. Grand Master になった場合定期的に Announce パケットを送信し続けなければならない。

②Peer-to-peer 伝搬遅延の計測

直接接続された2つデバイスのポート間の伝搬遅延時間(Prop Delay と呼称)を計測します。
各デバイスのポート(Initiator)と、直接接続された他のデバイスのポート(Responder)で、特定の通信を行うことで Peer-to-peer 伝搬遅延を計測します。
ポート間の伝搬遅延 Prop Delay は、一定間隔で計測しなければならない。

③デバイス内部遅延(Residence Time)の計測

各デバイスの入力ポートから出力ポートへ出力するまでの時間を内部遅延(Residence Time)を計測する必要があります。 gPTP(generalized Precision Time Protocol)対応デバイスではパケットの受信タイミングと送信タイ ミングを知ることが出来るため、その差分を計算することで計測できます。

④隣接レート比(Neighbor Rate Ratio)の計測

Sync パケットの次に受信する Follow_up パケットには Grand Master から Sync パケット を送信した時刻、隣接するデバイスが Sync パケットを送信するまでの遅延情報を含んでいます。
そのパケット内の情報と Sync パケット受信時のローカル時刻の差分を計算すること で、時刻補正する仕組みです。
次のデバイスに同じ正確な遅延情報を送る必要があるため、遅延情報に Peer-to-peer 伝搬遅延とデバイス内部遅延時間を加える必要があります。
Peer-to-peer 伝搬遅延は小さいので無視できますが、Residence Time は無視できず、Residence Time を Grand Master の周波数で計測した場合の値に変換してから加算する必要があり ます。
そのために、この隣接レート比を計算が必要です。

⑤時刻同期(Sync, Follow_Up)の実行

Grand Master は、周期的に同期実行するため の Sync パケットと、Sync パケットを送信したタイミング情報、クロックの補正情報を持つ Follow_Up パケットを送信しなければならない。
Grand Master 以外のデバイスは、Sync パケットと Follow_Up パケットを受信後、Follow_Up パケット内の遅延情報と Sync パケットを 受信したタイミングから自分のクロックの誤差を計測し補正処理を行う。

⑥KSJ CC-link IE MasterのIEEE802.1AS 同期性能の評価(Grand Master として動作する場合)
※なおTSN ネットワーク上の Slave として動作する場合のデータが必要な場合は別途ご相談いただければと思います。

TSN ネットワーク上で、当社評価ボードRB100 を Grand Master、KR260#1 と KR260#2 を Slave となるように設定した場合の、時刻同期性についての検証結果です。
各基板のオシロでの計測箇所は、FPGA 内に設計した TSN IP コアから出力される、Grand Master のクロックとの同期信号(PTP_timer 信号)で確認しております。
計測ではGrand Masterの同期実行は、125µsec 間隔で行うよう設定し ました。
各PTP-timer 信号の立ち上がりタイミングについて、時刻同期性の計測結果です。
オシロによる計測結果を下図に示します。
① Grand Master 同期性能確認結果 2 (横軸:20nsec/div) 同期間隔 125µsec、計測回数:1226 回において、以下の同期性能結果を得ました。
② Slave#1: 最大誤差:24.1nsec、平均誤差:5.12nsec、Slave#2: 最大誤差:29.4nsec、平均誤差:9.48nsec、の計測結果が得られました。
上記①②の計測結果より30nsec 以下の時刻同期性能であり、IEEE 802.1 AS で既定の時刻同期精 度(1 µsec 以下)を十分に満足することを証明しております。

同期間隔125µsec、計測回数:1226回において、以下の同期性能結果を得ました。
・Slave#1: 最大誤差: 24.1nsec、平均誤差:5.12nsec
・Slave#2: 最大誤差: 29.4nsec、平均誤差:9.48nsec

・以上の結果よりKSJ CC-Link IE-TSN MasterはIEEE 802.1AS(時刻同期)規格を満足したMasterです。

IEEE802.1 Qbv (時分割通信)について

IEEE802.1Qbv の規定では、以下のようなパフォーマンス や機能について定義しています。

  • ■決められた周期時間以内で特定の通信専用の時間帯を設け、その通 信だけ行い、他の通信を行わないようにすることで、その通信の遅延を一定時間内に制限することを可能にする。
  • ■具体的にはゲートコントロールリスト(Gate Control List)という仕組みを利用して実現しており、複数のタイムスロット(Time slot)によって構成されております。
  • ■各タイムスロットは通信を許可する時間の長さの情報と、どのキュー(Best Effort, 制 御用等)の通信を許可するかという 8 段階のキューの情報を持っています。
  • ■このキューは IEEE802.1Q で利用されている VLAN タグ内の 3 ビットの PCP(Priority Code Point)にひも付いており、7 が最もプライオリティが高く、0 に向かうにつれて低くなります。
  • ■各タイムスロットで指定された時間の間は、対応するキューの通信のみがスイッチングハブを通過できます。
  • ■各タイムスロットの時間が一巡すると、また最初のタイムスロットが開始され、該当のキューの通信が行われます。
  • ■IEEE 802.1AS により時刻同期されている TSN 対応機器は、優先度の高い通信が専用のタイムスロットで行われるため、遅延時間(≒リアルタイム性)が保証されます。

・以上の結果よりKSJ CC-Link IE-TSN Masterは
 IEEE 802.1AS(時刻同期)規格を満足したMasterです。

・KSJ CC-link IE MasterのIEEE802.1Qbv 時分割通信の評価
 KSJ CC-Link IE-TSN内のアプリケーション上で、下表の通りに Q7~Q0 までの8つの
 タイムスロットを設定し、通信周期 1000usec(1msec)にて、時分割通信機能の
 性能確認を行う。

①性能評価用の設定内容

タイムスロットの設定

各タイムスロットの通信内容 時間枠
ST通信(Scheduled Transfer)(Q7) 0~200usec
RES通信(Reserved Transfer)(Q1~6) 200~500usec
BE通信(Best Effort Transfer)(Q0) 500~1000usec

各タイムスロットでの通信内容について

タイムスロット 通信内容
ST通信 高優先度の通信。
事前に設定した通信のみが行われ、それ以外の通信は本タイムスロットでは通信できない。

今回の性能評価では、以下の通信内容を設定した。
1. 各サイクルに1つのEthernetフレームをUZ100からEL9820、その応答をEL9820からUZ100へ
 送信する。
RES通信 中優先度の通信。

今回の性能評価では、以下の通信内容を設定した。
1. PTP通信(同期用の通信)
BE通信 低優先度の通信。
従来のイーサネット通信と同等なベストエフォート通信。

今回の性能評価では、以下の通信内容を設定した。
1. PTP通信(同期用の通信)
2. PCからUZ100へUDPパケットを送信し続ける(フルレート)
3. UZ100からPCへUDPパケットを送信する

②時分割機能の性能確認結果

上記設定内容にて通信を行った際の結果を示します。

黄色:ST通信のゲートステート
青色:Grand MasterでのBE通信パケット受信タイミング
桃色:Grand MasterでのST通信パケット受信タイミング

計測結果より、1msecの周期通信の開始後、ST通信(Q7)は0~200usecの間、BE通信(Q0)は500usec~1000usec間に実施されていることが分かます。計測結果から設定された内容で、時分割処理が正しく実行されております。

③優先順位毎の通信結果確認(通信帯域の使用率確認)

下図では、Grand Masterが1 msecサイクル毎に受信したパケット数(※Ethernet1packet = 1516 Byte)を、Grand MasterからのUSB通信ログで表示しています。
なお、1 msecサイクル内の0~200µsecにおいてST通信、500~1000µsecにおいてBE通信を行っています。
BE通信のパケット数は、増減があるため、単純化して39,100パケット/secとして計算すると、「39100(packets/s)×1516 (Byte/packet) ≒ 475Mbps」のレートで受信しております。
PCからGrand Masterに対して、仮にパケットを理想的に隙間なく送り続けた場合、1msecサイクルのうち500µsecを使用して1Gbpsで通信しているため、500Mbpsと計算されます。
現実には、スイッチやPCの性能により、理論値と同値とはなりませんが、概ね理論値に近い475Mbpsの通信実行ができております。

・以上の結果よりKSJ CC-Link IE-TSN Masterは
 IEEE 802.1Qbv (時分割通信)規格を満足したMasterです。

ST通信、BE通信のパケット量ログ

結果KSJ CC-Link IE-TSN MasterはCC-link IE規格はもちろんの事、TSN規格も満足しており、初めて組込み用のCC-Link IE-TSN Masterモジュールが完成したと考えております。

KSJ製RB100基板 :KSJ CC-Link IE-TSN Master搭載済み提供基板
(性能確認用の評価ボードを兼ねる)

RB100はXilinx Kria SoM K26を搭載し、KSJ CC-Link IE-TSN MasterやTSN Masterを搭載するシステムが実現できます。 Kria を採用した結果非常にコンパクトな基板となっており、110mm×160mm の大きさを実現しております。

  • ■開発時に利用可能なKSJ CC-Link IE-TSN コンフィグレーションツール
  • ■リアルタイムユーザーアプリはDual ARM Cortex R5F CPU上で動作
  • ■上位アプリケーションI/F用 1GB Ethernetポート, USB 3.0, USB 2.0 (PCまたはプログラマブル表示器などの接続用)

RB100はKSJ CC-Link IE-TSN MasterやTSN Master以外にROS2コントロ-ラを実現するための各種ドライバーの提供も可能で、 USB3.0が接続できToFカメラによる3次元の画像の取込やOpenCVを使った画像解析用の各種ドライバーの提供も可能です。
また、ROS2と画像解析機能を使い、障害物を検知し、自動的に新たな軌道を解析し動作させるような機能も基本ドライバーとして提供可能です。
また、上記のドライバー以外でXilinx Kria SoM 内部でユーザーアプリケーションと融合してご使用いただくことを想定しています。

2024年
春リリース予定!

評価ボードRB100のHWブロック図・ハードウェア仕様

ブロック図

ブロック図

ハードウェア仕様

Main IC Kria SoM K26
Arm CoretexA53×4 R5F×2
+ FPGA Logic 256K logic cell
Display Port (Board) :Linux GUI 出力
Isolated and non-Isolated GPIOs(Pmod)
USB port USB3.0 or USB 2.0, USB UART
Slot MicroSD slot (SDHC, SDHS compatible)
Memory Main Memory(Kria)
DDR4 SDRAM 4GB(64bit)
Expansion
Boot ROM(Kria)
QSPI NOR Flash 64MB
DIPSW, RTC, LED
eMMC(Kria)
16GB
RS485/RS422 4ch Full, Half duplex
microSDソケット(拡張基板上) SDHC/SDCX 128GBまで ファイルシステム対応 Ubuntuの開発で使用する。
ブート方式 NOR Flash/microSD/eMMC/JTAG 4bit DIPスイッチで切り替え
EEPROM(Kria) 64bit MACアドレス Power supply 24V
CC-Link IE-TSN RJ45 Giga Bit Ether × 2 ports
(for cc-Link )
Size 160 x110 mm
Operating temp 0 to 50 ℃
Ethernet RJ45 1 Gbps: 1 port (for TCP/IP) CE marking Compliant

MPSoC内部ブロック図

KSJ製CMM基板 /KSJ CC-Link IE-TSN Master Module
(性能確認用の評価ボードEVAL-CBを使用し検証)

KSJ CC-Link IE-TSN Masterを内蔵するモジュールで、KSJが提供する他のシステムでは、同一デバイス内にお客様のアプリケーションとKSJ CC-Link IE-TSN Masterと融合しますが、 このモジュールにはKSJ CC-Link IE-TSN Masterが組み込まれており、お客様の基板上に載せてCC-Link IE-TSN システムが簡単に構築可能になります。
基板サイズは70×55mmを実現しており、お客様の基板と、基板上でスタッキングコネクターで接続可能な構造としております。
CC-Link IE-TSN通信によって送受信する各種データをDPRAMを使って、お客様側のシステムと送受信をする構造としております。
DPRAMはアドレスバス、データバス共に16Bit幅のバスサイズでお客様側と接続できます。
CMMではFPGA上にDPRAMを実装していますので300Mbps送受信が可能としております。
※お客様側の基板に、FPGAでなくマイコンなどを利用いただく場合、送受信の速度は300Mbpsより低速となります。

また、PC等の接続用にGb Ethernetを1ch持ちRJ45の代わりに、IXコネクター(ヒロセ電機 'IX60G-A-10P)が実装されております。
他のシステムと同様にKSJが提供するPC上で動作するコンフィグレーションソフトが使用可能となっています。
PHYはMII規格を前提としており当ボードではADIN1300BCPZ(AD社製)の使用を前提としております。
(※PHYのMII以外の規格への対応はオプション)

※なお、MII規格であれば、CC-Link IE-TSNとして1Gbpsを利用する場合、どの型式のPHYをお客様側で選定頂いても問題ありません。
CMM基板の御購入を検討されている場合は、性能確認用の評価ボードEVAL-CBを使用し評価されることを推奨します。

2024年
秋リリース予定!

CMMのシステム概念図

CMM性能確認用評価ボードEVAL-CB基板

性能確認用の評価ボードEVAL-CBを購入頂いたお客様には非常に高速通信可能なDPRAMのお客様ー側のFPGAデザインを提供いたします。
同時に「CC-Link IE-TSN通信用の1Gbps用のEthernet回路・PHYの使用方法」「スタッキングコネクター⇔PHY⇔RJ45の参考アートワーク図の提供」をおこないます。
EVAL-CBの内部ブロックはEVAL-CBの概念図のように構成されておりUserAPPエリアにお客様のアプリケーションを移植し性能確認もおこなう事ができます。
CMMと同じConfigツールが、EVAL-CB上のGb Ethernet経由で利用できます。
これにより、EVAL-CB側のCC-Link IE-TSN APIを使って、CMMのDPRAMを介してデータやり取りした上で、正しくCC-Link IE-TSN通信できていることが確認できます。